科技前沿

三星力推下一代3nm GAA-FET

  

      在今年五月份的Samsung Foundry Forum论坛上,韩国半导体巨头宣布了他们的工艺路线图。按照三星规划,其将首次采用EUV光刻(极紫外光刻)的7nm LPPLow Power Plus)工艺技术将于今年下半年投产。关键IP正在研发中,明年上半年完成;7nm之后将会是其5nm LPELow Power Early),能实现更大面积的电路缩放和更低的功耗;在这之后,便会迎来4nm LPE/LPP制程工艺,这也是三星最后一次应用高度成熟和行业验证的FinFET立体晶体管技术。

 

三星路线图

 

     在3nm的时候,三星计划引入了Gate-All-Around(简称GAA),也就是环绕栅极。相比于现在的FinFET Tri-Gate三栅极设计,这个重新设计了底层结构的晶体管能克服当前技术的物理、性能极限,增强栅极控制,获得性能大大提升。在日前的IEDM上,三星晶圆代工业务负责人表示,三星已经完成了3nm工艺技术的性能验证,并且在进一步完善该工艺,目标是在2020年大规模量产。 

     所谓Gate-all-around (GAA) ,有时候被称作横向纳米线场效应管。这是一个周边环绕着 gate FinFet 。按照专家的观点, GAA 晶体管能够提供比 FinFet 更好的静电特性,可满足某些栅极宽度的需求,这主要体现在同等尺寸结构下,GAA沟道控制能力增强,因此给尺寸进一步微缩提供了可能;传统Finfet的沟道仅三面被栅极包围,GAA以纳米线沟道设计为例,沟道的整个外轮廓都被栅极完全包裹住,这就意味着栅极对沟道的控制性能就更好。

从平面晶体管到GAA的演进

 

     三星研究人员将将他们采用全环栅(GAA)晶体管设计的3nm CMOS技术叫做多桥通道(MBC)架构。据介绍,这个由纳米片(nanosheets)的水平层制成的沟道完全被栅极结构包围。 

     三星声称,这种技术具有高度可制造性。因为它利用了该公司现有的约90%的FinFET制造技术,而只需要少量修改过的光掩模。他们用它构建了一个功能齐全的高密度SRAM宏。他们表示,该工艺具有出色的栅极可控性(65 mV / dec亚阈值摆幅(subthreshold swing)),这比公司的FinFET技术高31%,且因为纳米片通道宽度可通过直接图案化来改变,这就给设计提供了灵活性。